Amin TechLab

تسلط بر طراحی FPGA با VHDL

تصویر دوره FPGA

اطلاعات دوره

مدرس: مهندس محمد امین خادم الحسینی
مدت زمان: ۱۰ ساعت
سطح: مبتدی
زبان: انگلیسی
قیمت: رایگان

مروری بر دوره

این دوره یک سفر عملی و مبتنی بر پروژه به طراحی FPGA با استفاده از VHDL است. شما از اصول اولیه منطق دیجیتال شروع می‌کنید و به تدریج به سمت تکنیک‌های طراحی سخت‌افزار پیشرفته و یکپارچه‌سازی حرکت می‌کنید. با بیش از ۳۰+ مثال واقعی FPGA، هر کدام به صورت گام به گام توضیح داده شده و پیاده‌سازی شده، شما مهارت‌های عملی برای طراحی، شبیه‌سازی و استقرار سیستم‌های مبتنی بر FPGA در کاربردهای دنیای واقعی را کسب خواهید کرد.

چه مبتدی باشید یا مهندسی که می‌خواهد مهارت‌های FPGA خود را تقویت کند، این دوره شما را از طریق مفاهیم ضروری، ماژول‌های مرتبط با صنعت و یکپارچه‌سازی‌های پیشرفته مانند IP cores، بلوک‌های DSP، رابط‌های حافظه و حتی پردازنده‌های نرم مانند MicroBlaze راهنمایی می‌کند.

محتوای دوره و فصل‌ها

بخش ۱: اصول اولیه منطق دیجیتال

-مقایسه‌کننده: نحوه مقایسه مقادیر دیجیتال در سخت‌افزار را یاد بگیرید.
-رمزگذار و رمزگذار اولویت‌دار: تبدیل ورودی‌ها به خروجی‌های رمزگذاری شده با یا بدون مدیریت اولویت.
-جمع‌کننده کامل: درک جمع در سطح بیت و انتشار carry چند بیتی

بخش ۲: مالتی‌پلکسرها و رمزگشاها

MUX2To1 / MUX4To1 (چندین سبک): پیاده‌سازی مالتی‌پلکسرها با استفاده از بلوک‌های process، انتساب‌های شرطی، عبارات when-else و case.
Decoder2To4: ساخت رمزگشاها با طراحی‌های مبتنی بر process و case.

بخش ۳: واحدهای محاسباتی و منطقی

-جمع‌کننده کامل ۱۶ بیتی علامت‌دار: مدیریت محاسبات علامت‌دار در سخت‌افزار.
-ALU 74381: بازسازی یک ALU 4 بیتی کلاسیک، شامل عملیات منطقی، محاسباتی و شیفت.

بخش ۴: منطق ترتیبی و رجیسترها

-فلیپ‌فلاپ‌ها (Reset همزمان و غیرهمزمان): پیاده‌سازی عناصر ذخیره‌سازی پایه.
-رجیسترهای عمومی: ایجاد رجیسترهای n بیتی پارامتری برای طراحی انعطاف‌پذیر.
-رجیسترهای شیفت (۸ بیتی و ۱۶ بیتی با حلقه For): حرکت کارآمد داده در سخت‌افزار.

بخش ۵: شمارنده‌ها و تشخیص توالی

-شمارنده‌های بالا/پایین: ساخت شمارنده‌های ساده و BCD برای نمایش‌های 7-segment.
-تشخیص‌دهنده توالی: تشخیص الگوهای بیتی در جریان داده.

بخش ۶: یکپارچه‌سازی IP Core

-جمع‌کننده با استفاده از IP Core: یکپارچه‌سازی بلوک‌های بهینه‌سازی شده تامین‌کننده.
-IP Core DCM: تغییر فرکانس‌های ساعت داخل FPGA.

بخش ۷: DSP و پردازش سیگنال

-FFT 4 نقطه‌ای – پیاده‌سازی یک تبدیل فوریه سریع پایه در VHDL.

بخش ۸: پریفرال‌ها و حافظه

-شمارنده segment دکمه: کنترل نمایش بدون debounce.
-Block RAM: پیاده‌سازی و استفاده از حافظه داخلی FPGA.
-رابط SRAM: اتصال SRAM خارجی با منطق FPGA.

بخش ۹: دیباگ با ChipScope

-تست شمارنده و RS232 – نظارت بر داخلی FPGA با ChipScope Analyzer.

بخش ۱۰: پردازنده نرم تعبیه‌شده

-یکپارچه‌سازی MicroBlaze – ترکیب ماژول‌های HDL با MicroBlaze برای طراحی‌های ترکیبی FPGA-CPU.